700.305 (20S) Chip Design 1

Sommersemester 2020

Anmeldefrist abgelaufen.

Erster Termin der LV
05.03.2020 08:15 - 12:00 V.1.04 On Campus
... keine weiteren Termine bekannt

Überblick

Lehrende/r
LV-Titel englisch Chip Design 1
LV-Art Vorlesung-Kurs (prüfungsimmanente LV )
Semesterstunde/n 2.0
ECTS-Anrechnungspunkte 4.0
Anmeldungen 4 (25 max.)
Organisationseinheit
Unterrichtssprache Englisch
LV-Beginn 05.03.2020
eLearning zum Moodle-Kurs

Zeit und Ort

Liste der Termine wird geladen...

LV-Beschreibung

Intendierte Lernergebnisse

The course should provide an introduction to chip design including devices, modeling, design and simulation of integrated circuits

Lehrmethodik inkl. Einsatz von eLearning-Tools

Lectures and labs using CAD tools

Inhalt/e

  • Basics in integrated circuits (chip) design
  • Properties of digital and analog integrated circuits
  • Basic physics and models of pn-junction diodes and MOS transistors
  • Introduction to IC technology / process and mask layout
  • Design and simulation of basic analog transistor circuits
  • Static combinatorial and sequential logic in CMOS
  • Integrated circuit abstraction levels: transistor level (full custom), cell level (semi-custom) and array level (FPGA)
  • Design hierarchies, VHDL und logic synthesis
  • Labs and homework

Erwartete Vorkenntnisse

Fundamentals in electronic devices and circuits

Literatur

Lectures slides and lab descriptions  will be provided during lecture.

Recommended literature for deeper studies:

  • Behzad Razavi, Design of Analog CMOS Integrated Circuits, Mc Graw Hill, Inc. 2001.
  • Jan Rabaey, Digital Integrated Circuits, A Design Perspective


Prüfungsinformationen

Im Fall von online durchgeführten Prüfungen sind die Standards zu beachten, die die technischen Geräte der Studierenden erfüllen müssen, um an diesen Prüfungen teilnehmen zu können.

Beurteilungsschema

Note Benotungsschema

Position im Curriculum

  • Masterstudium Information and Communications Engineering (ICE) (SKZ: 488, Version: 15W.1)
    • Fach: Information and Communications Engineering: Supplements (NC, ASR) (Wahlfach)
      • Wahl aus dem LV-Katalog (Anhang 4) ( 0.0h VK, VO, KU / 14.0 ECTS)
        • 700.305 Chip Design 1 (2.0h VC / 4.0 ECTS)
  • Masterstudium Information and Communications Engineering (ICE) (SKZ: 488, Version: 15W.1)
    • Fach: Technical Complements (NC, ASR) (Wahlfach)
      • Wahl aus dem LV-Katalog (Anhang 5) ( 0.0h VK, VO, KU / 12.0 ECTS)
        • 700.305 Chip Design 1 (2.0h VC / 4.0 ECTS)
  • Masterstudium Information and Communications Engineering (ICE) (SKZ: 488, Version: 15W.1)
    • Fach: Information and Communications Engineering: Supplements (NC, ASR) (Wahlfach)
      • Wahl aus dem LV-Katalog (Anhang 4) ( 0.0h VK, VO, KU / 14.0 ECTS)
        • 700.305 Chip Design 1 (2.0h VC / 4.0 ECTS)
  • Masterstudium Information and Communications Engineering (ICE) (SKZ: 488, Version: 15W.1)
    • Fach: Technical Complements (NC, ASR) (Wahlfach)
      • Wahl aus dem LV-Katalog (Anhang 5) ( 0.0h VK, VO, KU / 12.0 ECTS)
        • 700.305 Chip Design 1 (2.0h VC / 4.0 ECTS)

Gleichwertige Lehrveranstaltungen im Sinne der Prüfungsantrittszählung

Sommersemester 2024
  • 700.305 VC Chip Design 1 (2.0h / 4.0ECTS)
Sommersemester 2023
  • 700.305 VC Chip Design 1 (2.0h / 4.0ECTS)
Sommersemester 2022
  • 700.305 VC Chip Design 1 (2.0h / 4.0ECTS)
Sommersemester 2021
  • 700.305 VC Chip Design 1 (2.0h / 4.0ECTS)
Wintersemester 2018/19
  • 700.305 VC Chip Design 1 (2.0h / 4.0ECTS)
Wintersemester 2016/17
  • 700.305 VC Chip Design (2.0h / 4.0ECTS)
Sommersemester 2015
  • 700.305 VK Chip Design 1 (2.0h / 4.0ECTS)
Sommersemester 2014
  • 700.305 VK Chip Design 1 (2.0h / 4.0ECTS)
Sommersemester 2013
  • 700.305 VK Chip Design 1 (2.0h / 4.0ECTS)