700.005 (21W) Grundlagenlabor: Digitale Schaltungen

Wintersemester 2021/22

Ende der Anmeldefrist
08.10.2021 23:59

Erster Termin der LV
05.10.2021 11:00 - 15:00 B04a.1.02 On Campus
Nächster Termin:
12.10.2021 11:00 - 15:00 B04a.1.02 On Campus

Überblick

Bedingt durch die COVID-19-Pandemie können kurzfristige Änderungen bei Lehrveranstaltungen und Prüfungen (z.B. Absage von Präsenz-Lehreveranstaltungen und Umstellung auf Online-Prüfungen) erforderlich sein.

Weitere Informationen zum Lehrbetrieb vor Ort finden Sie unter: https://www.aau.at/corona.
Lehrende/r
LV-Titel englisch
Basic lab: digital circuits
LV-Art
Kurs (prüfungsimmanente LV )
LV-Modell
Präsenzlehrveranstaltung (Online-Option )
Semesterstunde/n
2.0
ECTS-Anrechnungspunkte
2.0
Anmeldungen
4 (8 max.)
Organisationseinheit
Unterrichtssprache
Englisch
LV-Beginn
05.10.2021
eLearning
zum Moodle-Kurs

Zeit und Ort

Beachten Sie bitte, dass sich aufgrund von COVID-19-Maßnahmen die derzeit angezeigten Termine noch ändern können.
Liste der Termine wird geladen...

LV-Beschreibung

Intendierte Lernergebnisse

  • Verständnis der grundlegenden Konzepte von Hardwarebeschreibungssprachen (VHDL)
  • Entwurf, Simulation und Realisierung digitaler Schaltungen mit Hilfe programmierbarer Logik (FPGA)

Lehrmethodik

Projektarbeit

Inhalt/e

Die Lehrveranstaltung "Entwurf digitaler Schaltungen" bereitet die wesentlichen Konzepte des Designs digitaler Schaltungen auf. Darauf aufbauend werden in diesem Labor kombinatorische und sequentielle Schaltungen entworfen, simuliert und realisiert. Als Entwicklungsumgebung werden ModelSim und Quartus von Altera verwendet. Die entworfene Logik wird auf FPGA-Hardware (Altera DE2-115 Entwicklerboard mit Cyclone IV-FPGA) geladen.

Themen:

  • Register
  • Eingaben einer PS/2-Tastatur darstellen
  • Logik und ALU eines einfachen Rechners

Erwartete Vorkenntnisse

Entwurf digitaler Schaltungen

Literatur

Effective Coding with VHDL, PRINCIPLES AND BEST PRACTICE, Ricardo Jasinski (Available in the library of the university)

Intendierte Lernergebnisse

  • Understand the basic concepts of Hardware Description Languages (VHDL)
  • Design, simulation and implementation of digital circuits using Field Programmable Gate Arrays (FPGAs)

Lehrmethodik

Project Work

Inhalt/e

The course "Design of Digital Circuits" prepares the essential concepts of the design of digital circuits. Based on this, combinatorial and sequential circuits are designed, simulated and implemented in this laboratory. 

ModelSim and Quartus from Altera are used as the development environment. 

The designed logic is loaded onto FPGA hardware (Altera DE2-115 developer board with Cyclone IV FPGA).

Subjects:    

  •  register
  •  Display inputs from a PS / 2 keyboard
  •  Logic and ALU of a simple calculator

Erwartete Vorkenntnisse

Entwurf digitaler Schaltungen (EDS)

Literatur

Effective Coding with VHDL, PRINCIPLES AND BEST PRACTICE, Ricardo Jasinski (Available in the library of the university)

Prüfungsinformationen

Im Fall von online durchgeführten Prüfungen sind die Standards zu beachten, die die technischen Geräte der Studierenden erfüllen müssen, um an diesen Prüfungen teilnehmen zu können.

Prüfungsmethode/n

  • Laborberichte, 
  • Abschluss-Demo mit Diskussion, 
  • Schriftliche Prüfung

Prüfungsinhalt/e

  • Projektergebnisse
  • VHDL Grundlagen
  • Grundlagen Entwurf digitaler Schaltungen

Beurteilungskriterien/-maßstäbe

Note setzt sich zusammen aus: Laborberichte, Abschluss-Demo mit Diskussion, schriftliche Prüfung (Prüfung muss positiv sein, um Kurs zu bestehen)

Prüfungsmethode/n

  • Laboratory reports,
  • Closing demo with discussion,
  •  Written exam

Prüfungsinhalt/e

  • Project results
  • VHDL basics
  •  Basics of digital circuit design

Beurteilungskriterien/-maßstäbe

The final grade consists of: laboratory reports, final demo with discussion, written exam (exam must be positive to pass the course)

Beurteilungsschema

Note Benotungsschema

Position im Curriculum

  • Bachelorstudium Informationstechnik (SKZ: 289, Version: 17W.1)
    • Fach: Grundlagenlabor Informationstechnik (Wahlfach)
      • 9a.1 Grundlagenlaborübungen der Informationstechnik ( 0.0h KS / 12.0 ECTS)
        • 700.005 Grundlagenlabor: Digitale Schaltungen (2.0h KS / 2.0 ECTS)
          Absolvierung im 4., 5., 6. Semester empfohlen
  • Bachelorstudium Informationstechnik (SKZ: 289, Version: 17W.1)
    • Fach: Informationstechnische Vertiefung sowie mathematische Ergänzung (Wahlfach)
      • 10b.1 Wahl von 2 Laborübungen aus den angebotenen Grundlagenlaborübungen der Informationstechnik ( 0.0h KS / 4.0 ECTS)
        • 700.005 Grundlagenlabor: Digitale Schaltungen (2.0h KS / 2.0 ECTS)
          Absolvierung im 3. Semester empfohlen

Gleichwertige Lehrveranstaltungen im Sinne der Prüfungsantrittszählung

Sommersemester 2021
  • 700.005 KU Grundlagenlabor: Pervasive Computing (2.0h / 2.0ECTS)
Wintersemester 2018/19
  • 700.005 KS Grundlagenlabor: Pervasive Computing (2.0h / 2.0ECTS)
Wintersemester 2017/18
  • 700.005 KS Grundlagenlabor: Pervasive Computing (2.0h / 2.0ECTS)
Wintersemester 2016/17
  • 700.005 KS Grundlagenlabor: Pervasive Computing (2.0h / 2.0ECTS)
Wintersemester 2015/16
  • 700.005 KS Grundlagenlabor: Pervasive Computing (2.0h / 2.0ECTS)
Wintersemester 2014/15
  • 700.005 KU Grundlagenlabor: Pervasive Computing (2.0h / 2.0ECTS)
Wintersemester 2013/14
  • 700.005 KU Grundlagenlabor: Pervasive Computing (2.0h / 2.0ECTS)
Wintersemester 2012/13
  • 700.005 KU Grundlagenlabor: Pervasive Computing (2.0h / 2.0ECTS)
Wintersemester 2011/12
  • 700.005 KU Grundlagenlabor: Pervasive Computing (2.0h / 2.0ECTS)